Dostosuj tekst do każdego urządzenia
Twórz notatki
Rozpocznij czytanie tam, gdzie ostatnio skończyłeś
Mam już konto w internetowej bibliotece IBUK Libra
Nie mam konta w internetowej bibliotece IBUK Libra
PAMIĘTAJ!
Twój PIN do zasobów w:
Wygasa: dzisiaj
Aby zdobyć nowy PIN, skontaktuj się z Twoją biblioteką.
Zaakceptuj Regulamin, aby kontynuować korzystanie z serwisu.
Obecnie w wielu obszarach nauki i przemysłu wymagane jest stosowanie wydajnych platform obliczeniowych, np. w kryptografii, do symulacji złożonych modeli, w badaniach sejsmicznych, w algorytmach przetwarzania obrazów, przeszukiwaniu i sortowaniu danych, w symulacjach finansowych i badaniach genetycznych. Często do rozwiązania tych problemów niezbędna jest realizacja algorytmów algebry liniowej na dużych macierzach lub wektorach. Obecnie powszechnie wykorzystywanymi platformami sprzętowymi do akceleracji obliczeń i przetwarzania danych są: wielordzeniowe procesory CPU, procesory graficzne GPU oraz układy FPGA. Alternatywą dla wymienionych platform sprzętowych pozostają wyspecjalizowane architektury równoległe implementowane w układach FPGA, w tym również akceleratory dla algorytmów algebry liniowej. Tylko w przypadku tej platformy sprzętowej dostosowuje się architekturę systemu do realizowanego algorytmu, co pozwala na bardziej efektywną organizację obliczeń komputerowych.
Przedmiotem badań opisanych w niniejszej książce jest projektowanie i optymalizacja akceleratorów obliczeniowych wybranych algorytmów algebry liniowej, wykorzystujących przetwarzanie równoległe i potokowe, przeznaczonych do implementacji na platformie FPGA. W wyniku zrealizowanych badań opracowano metody wykorzystywane na różnych etapach projektowania, takich jak alokacja zasobów, kolejkowanie zadań, projektowanie dedykowanej architektury, symulacja i implementacja w układach FPGA.