Organizacja i architektura systemu komputerowego Tom 1

William Stallings

Uzyskaj dostęp

Zakup książkę

ISBN/ISSN:

978-83-01-22632-9

DOI:

Wydawnictwo:

Wydawnictwo Naukowe PWN

Rok wydania:

2022

Liczba stron:

597

XML:ISBN/ISSN:

ONIX MARC21

Bibliografia:

Stallings, William. Organizacja i architektura systemu komputerowego Tom 1. Red. . Warszawa: Wydawnictwo Naukowe PWN, 2022, 597 s. ISBN 978-83-01-22632-9

Bibliografia refWorks:

RT Book, Whole

SR Electronic(1)

A1 Stallings, W.

T1 Organizacja i architektura systemu komputerowego Tom 1

PB Wydawnictwo Naukowe PWN

PP Warszawa

YR 2022

SN 978-83-01-22632-9

Bibliografia BibTex:

@Book{ 277643, author = "Stallings, William", editor = "", title = "Organizacja i architektura systemu komputerowego Tom 1", publisher = "Wydawnictwo Naukowe PWN", year = "2022", address = "Warszawa", isbn = "978-83-01-22632-9" }

Bibliografia endNote:

TY - BOOK

AU - Stallings, William

ED -

TI - Organizacja i architektura systemu komputerowego Tom 1

PB - Wydawnictwo Naukowe PWN

CY - Warszawa

PY - 2022

SN - 978-83-01-22632-9

ER -

Netografia (standard APA):

Stallings, William. Organizacja i architektura systemu komputerowego Tom 1 [baza danych online] Warszawa: Wydawnictwo Naukowe PWN, 2022 [dostęp: 21 05 2024]. Dostęp w Ibuk Libra: https://libra.ibuk.pl/reader/organizacja-i-architektura-systemu-komputerowego-tom-1-william-stallings-277643.

wydajność, systemy liczbowe, organizacja systemu komputerowego, architektura systemu komputerowego, działanie komputera, hierarchia pamięci, pamięć podręczna, pamięć wewnętrzna, pamięć zewnętrzna, obsługa systemów operacyjnych, arytmetyka komputera, cyfrowe układy logiczne

Organizacja i architektura systemu komputerowego to nowe, jedenaste wydanie znakomitego podręcznika o budowie i działaniu współczesnych systemów komputerowych, stosowanego powszechnie na wyższych uczelniach w Polsce. William Stallings, światowej s...

Więcej

ISBN/ISSN:

978-83-01-22632-9

DOI:

Wydawnictwo:

Wydawnictwo Naukowe PWN

Rok wydania:

2022

Liczba stron:

597

XML:ISBN/ISSN:

ONIX MARC21

Przedmowa12
O Autorze21
CZĘŚĆ PIERWSZA WPROWADZENIE 22
Rozdział 1 Podstawowe pojęcia i ewolucja komputerów22
1.1. Organizacja i architektura23
1.2. Struktura i działanie24
1.3. Komputer IAS33
1.4. Bramki, komórki pamięci, układy i moduły wieloukładowe38
1.5. Ewolucja architektury Intel x8645
1.6. Systemy wbudowane47
1.7. Architektura ARM52
1.8. Podstawowe pojęcia, pytania sprawdzające i zadania58
Rozdział 2 Koncepcje wydajności61
2.1. Projektowanie zorientowane na wydajność62
2.2. Wielordzeniowość, MIC i GPGPU68
2.3. Prawo Amdahla i prawo Little’a70
F.4. Rekurencja i iteracja72
2.4. Podstawowe miary wydajności komputera73
2.5. Obliczanie wartości średniej 55 2.6. Benchmarki i SPEC85
2.7. Podstawowe pojęcia, pytania sprawdzające i zadania94
CZĘŚĆ DRUGA SYSTEM KOMPUTEROWY101
Rozdział 3 Widok najwyższego poziomu na działanie i połączenia wewnętrzne komputera101
3.1. Zespoły komputera102
3.2. Działanie komputera105
3.3. Struktury połączeń wzajemnych119
3.4. Połączenie magistralowe121
3.5. Połączenia punkt-punkt 102 3.6. PCI Express128
3.7. Podstawowe pojęcia, pytania sprawdzające i zadania137
Rozdział 4 Hierarchia pamięci: lokalność i wydajność143
4.1. Zasada lokalności144
4.2. Charakterystyka systemów pamięci150
4.3. Hierarchia pamięci153
4.4. Modelowanie wydajności wielopoziomowej hierarchii pamięci161
4.5. Podstawowe pojęcia, pytania sprawdzające i zadania168
Rozdział 5 Pamięć podręczna 173
5.1. Koncepcje pamięci podręcznej174
5.2. Elementy projektowania pamięci podręcznej178
5.3. Organizacja pamięci podręcznej Intel x86204
5.4. Organizacja pamięci podręcznej IBM z13207
5.5. Modele wydajności pamięci podręcznej209
5.6. Podstawowe pojęcia, pytania sprawdzające i zadania213
Rozdział 6 Pamięć wewnętrzna 219
6.1. Półprzewodnikowa pamięć główna220
6.2. Korekcja błędów230
6.3. DDR DRAM235
6.4. eDRAM241
6.5. Pamięć flash243
6.6. Nowsze technologie nieulotnej pamięci półprzewodnikowej246
6.7. Podstawowe pojęcia, pytania sprawdzające i zadania250
Rozdział 7 Pamięć zewnętrzna 255
7.1. Dysk magnetyczny256
7.2. RAID267
7.3. Dyski SSD278
7.4. Pamięć optyczna281
7.5. Taśma magnetyczna287
7.6. Podstawowe pojęcia, pytania sprawdzające i zadania290
Rozdział 8 Wejście/wyjście294
8.1. Urządzenia zewnętrzne296
8.2. Moduły we-wy299
8.3. Programowane we-wy302
8.4. We-wy sterowane przerwaniami305
8.5. Bezpośredni dostęp do pamięci316
8.6. Bezpośredni dostęp do pamięci podręcznej322
8.7. Kanały we-wy i procesory330
8.8. Standardy interfejsów zewnętrznych332
8.9. Struktura we-wy IBM z13336
8.10. Podstawowe pojęcia, pytania sprawdzające i zadania339
Rozdział 9 Obsługa systemów operacyjnych345
9.1. Przegląd systemu operacyjnego346
9.2. Szeregowanie czasowe358
9.3. Zarządzanie pamięcią365
9.4. Zarządzanie pamięcią Intel x86377
9.5. Zarządzanie pamięcią ARM382
9.6. Podstawowe pojęcia, pytania sprawdzające i problemy388
CZĘŚĆ TRZECIA ARYTMETYKA I LOGIKA394
Rozdział 10 Systemy liczbowe394
10.1. System dziesiętny374396
10.2. Pozycyjne systemy liczbowe396
10.3. System binarny397
10.4. Konwersja między systemem binarnym i dziesiętnym398
10.5. Notacja szesnastkowa 380 10.6. Podstawowe pojęcia i zadania403
Rozdział 11 Arytmetyka komputera 405
11.1. Jednostka arytmetyczna i logiczna406
11.2. Reprezentacja liczb całkowitych407
11.3. Arytmetyka liczb całkowitych413
11.4. Reprezentacja zmiennoprzecinkowa429
11.5. Arytmetyka zmiennoprzecinkowa438
11.6. Podstawowe pojęcia, pytania sprawdzające i zadania447
Rozdział 12 Cyfrowe układy logiczne 453
12.1. Algebra Boole’a454
12.2. Bramki459
12.3. Układy kombinacyjne462
12.4. Układy sekwencyjne481
12.5. Programowalne urządzenia logiczne491
12.6. Podstawowe pojęcia i zadania495
Dodatek A. Magistrale systemowe500
A.1. Struktura magistrali501
A.2. Hierarchie wielomagistralowe503
A.3. Elementy projektu magistrali505
Dodatek B. Koncepcje Pamięci Podręcznej Ofiar509
B.1. Pamięć podręczna ofiar510
B.2. Selektywna pamięć podręczna ofiar513
Dodatek C. Pamięć z przeplotem514
Dodatek D. Międzynarodowy Alfabet Referencyjny517
Dodatek E. Stosy520
E.1. Stosy521
E.2. Implementacja stosu522
E.3. Sposoby zapisywania wyrażeń524
Dodatek F. Procedury Rekurencyjne527
F.1. Rekurencja528
F.2. Reprezentacja drzewa aktywacji529
F.3. Implementacja stosu535
Dodatek G. Zagadnienia dodatkowe dotyczące przetwarzania potokowego rozkazów539
G.1. Tablice rezerwacji przetwarzania potokowego 519 G.2. Bufory zmiany kolejności547
G.3. Algorytm Tomasula551
G.4. Tablica wyników556
Słownik560
Odwołania literaturowe572
Indeks582

1040BRAMKI,KOMÓRKIPAMIĘCI,UKŁADYIMODUŁYWIELOUKŁADOWE23

Rokwprowadzenia

Taktowaniezegara

Szerokośćmagistrali

Liczbatranzystorów

Litograﬁa(pm)

Adresowalnośćpamięci

Pamięćwirtualna

Pamięćpodręczna

;02;6

1982

6-12,5MHz

16bitów

134000

1,5

16MB

1GB

–

(b)Procesoryzlat;0.ubiegłegowieku

3;6TMDX

1985

16-33MHz

32bitów

275000

4GB

64TB

–

3;6TMSX

1988

16-33MHz

16bitów

275000

16MB

64TB

–

4;6TMDXCPU

1989

25-50MHz

32bitów

1,2miliona

0,8-1

4GB

64TB

8kB

Rokwprowadzenia

Taktowaniezegara

Szerokośćmagistrali

Liczbatranzystorów

Litograﬁa(pm)

Adresowalnośćpamięci

Pamięćwirtualna

Pamięćpodręczna

4;6TMSX

1991

16-33MHz

32bitów

1,185miliona

4GB

64TB

8kB

(c)Procesoryzlat90.ubiegłegowieku

Pentium

1993

60-166MHz

32bitów

3,1miliona

0,8

4GB

64TB

8kB

PentiumPro

1995

150-200MHz

64bitów

5,5miliona

0,6

64GB

64TB

512kBL1i1MBL2

PentiumII

1997

200-300MHz

64bitów

7,5miliona

0,35

64GB

64TB

512kBL2

(d)Najnowszeprocesory

PentiumIII

Pentium4

Core2Duo

Rokwprowadzenia

Taktowaniezegara

1999

450-660MHz

2000

1,3-1,8GHz

2006

1,06-1,2

GHz

64bitów

167milionów

64GB

64TB

2MBL2

Szerokośćmagistrali

64bitów

Liczbatranzystorów

9,5miliona

Litograﬁa(nm)

250

Adresowalnośćpamięci

64GB

Pamięćwirtualna

64TB

Pamięćpodręczna

512kBL2

64bitów

42miliony

180

64GB

64TB

256kBL2

Liczbardzeni

Corei7EE

4960X

2013

4GHz

Corei9-

7900X

2017

4,3GHz

64bitów

1,86miliarda

64GB

64TB

1,5MBL2/

15MBL3

64bitów

7,2miliarda

128GB

64TB

14MBL3

Brak wyników

Organizacja i architektura systemu komputerowego Tom 1

Treść książki

Znajdź bibliotekę blisko siebie, i uzyskaj dostęp do ebooka w systemie IBUK Libra