Urządzenia techniki komputerowej, cz. 1

Krzysztof Wojtuszkiewicz

Uzyskaj dostęp

Zakup książkę

ISBN/ISSN:

978-83-01-15035-8

DOI:

Wydawnictwo:

Wydawnictwo Naukowe PWN

Rok wydania:

2008

Liczba stron:

322

XML:ISBN/ISSN:

ONIX MARC21

Bibliografia:

Wojtuszkiewicz, Krzysztof. Urządzenia techniki komputerowej, cz. 1. Red. . Warszawa: Wydawnictwo Naukowe PWN, 2008, 322 s. ISBN 978-83-01-15035-8

Bibliografia refWorks:

RT Book, Whole

SR Electronic(1)

A1 Wojtuszkiewicz, K.

T1 Urządzenia techniki komputerowej, cz. 1

PB Wydawnictwo Naukowe PWN

PP Warszawa

YR 2008

SN 978-83-01-15035-8

Bibliografia BibTex:

@Book{ 541, author = "Wojtuszkiewicz, Krzysztof", editor = "", title = "Urządzenia techniki komputerowej, cz. 1", publisher = "Wydawnictwo Naukowe PWN", year = "2008", address = "Warszawa", isbn = "978-83-01-15035-8" }

Bibliografia endNote:

TY - BOOK

AU - Wojtuszkiewicz, Krzysztof

ED -

TI - Urządzenia techniki komputerowej, cz. 1

PB - Wydawnictwo Naukowe PWN

CY - Warszawa

PY - 2008

SN - 978-83-01-15035-8

ER -

Netografia (standard APA):

Wojtuszkiewicz, Krzysztof. Urządzenia techniki komputerowej, cz. 1 [baza danych online] Warszawa: Wydawnictwo Naukowe PWN, 2008 [dostęp: 04 05 2024]. Dostęp w Ibuk Libra: https://libra.ibuk.pl/reader/urzadzenia-techniki-komputerowej-cz-1-krzysztof-wojtuszkiewicz-541.

informatyka, budowa komputera, architektura komputera, układy cyfrowe, układy mikroprocesorowe

Nowe wydanie książki zostało gruntownie zmienione w celu uwzględnienia zarówno zmian w technice komputerowej jak i dostosowania podręcznika do wymagań nowej formy egzaminu potwierdzającego kwalifikacje zawodowe w zawodzie technik informatyk...

Więcej

ISBN/ISSN:

978-83-01-15035-8

DOI:

Wydawnictwo:

Wydawnictwo Naukowe PWN

Rok wydania:

2008

Liczba stron:

322

XML:ISBN/ISSN:

ONIX MARC21

Przedmowa10
Wstęp12
1. Komputer PC od zewnątrz14
1.1. Elementy zestawu komputerowego14
1.2. Podzespoły wchodzące w skład jednostki centralnej17
2. Układy cyfrowe22
Wstęp22
2.1. Podstawy działania układów cyfrowych22
2.1.1. Idea działania układów cyfrowych22
2.1.2. Poziomy logiczne23
2.1.3. System dwójkowy i szesnastkowy25
2.1.4. Kodowanie informacji28
2.1.4.1. Przykłady kodów30
2.1.4.2. Kod ASCII jego następcy31
2.1.4.3. Kodowanie informacji34
2.1.5. Bramki logiczne i operatory (działania) logiczne35
2.1.6. Przykładowe parametry układów cyfrowych41
2.1.6.1. Parametry graniczne42
2.1.6.2. Parametry charakterystyczne42
2.1.7. Podział układów cyfrowych43
2.1.7.1. Układy kombinacyjne i sekwencyjne43
2.1.7.2. Układy asynchroniczne i synchroniczne44
2.1.7.3. Stopień scalenia układów cyfrowych45
2.2. Cyfrowe układy funkcjonalne46
2.2.1. Arytmetyka dwójkowa46
2.2.1.1. Dodawanie binarne46
2.2.1.2. Zapis liczb ze znakiem50
2.2.1.3. Zapis części całkowitej i ułamkowej53
2.2.1.4. Zapis stało- i zmiennoprzecinkowy54
2.2.1.5. Norma IEEE Standard 75456
2.2.2. Przykładowe układy arytmetyczne57
2.2.2.1. Sumator równoległy n-bitowy57
2.2.2.2. Jednostka arytmetyczno-logiczna58
2.2.3. Układy z pamięcią60
2.2.3.1. Przerzutniki60
2.2.3.2. Rejestry63
2.2.3.3. Liczniki65
2.2.4. Dekodery i kodery priorytetu66
2.2.5. Multipleksery68
2.2.6. Bramki trójstanowe69
2.2.7. Pojęcie i zasada działania magistrali70
2.3. Pamięci72
2.3.1. Podstawowe definicje dotyczące pamięci72
2.3.2. Podział pamięci73
2.3.3. Organizacja pamięci74
2.3.4. Łączenie układów pamięci76
2.3.4.1. Zwiększanie długości słowa76
2.3.4.2. Zwiększanie liczby słów w pamięci78
2.3.5. Pamięci dynamiczne RAM79
2.3.5.1. Obsługa asynchronicznych pamięci DRAM79
2.3.5.2. Odmiany pamięci dynamicznych84
2.3.6. Moduły pamięci96
3. Podstawy architektury komputera106
Wstęp106
3.1. Pojęcie systemu mikroprocesorowego106
3.1.1. System mikroprocesorowy specjalizowany układ106
3.1.2. Schemat blokowy systemu mikroprocesorowego107
3.1.2.1. Architektura z Princeton109
3.1.2.2. Architektura harwardzka109
3.2. Modułowa budowa komputera pierwsze przybliżenie111
3.3. Podstawy działania mikroprocesora112
3.3.1. Schemat blokowy mikroprocesora113
3.3.2. Rejestry procesora dostępne programowo114
3.3.2.1. Akumulator115
3.3.2.2. Rejestr flagowy115
3.3.2.3. Licznik rozkazów116
3.3.2.4. Wskaźnik stosu116
3.3.3. Cykl rozkazowy118
3.3.2.5. Rejestry robocze (uniwersalne)118
3.3.4. Lista rozkazów, tryby adresowania121
3.3.4.1. Lista rozkazów121
3.3.4.2. Format rozkazu i tryby adresowania122
3.3.4.3. Sposób prezentowania rozkazu126
3.3.4.4. Przykładowe rozkazy128
3.3.5. Magistrale i sygnały sterujące mikroprocesora129
3.4. Układy wejścia/wyjścia131
3.4.1. Układy wejścia/wyjścia współadresowalne z pamięcią operacyjną133
3.4.2. Układy wejścia/wyjścia izolowane134
3.5. Operacje wejścia/wyjścia135
3.5.1. Operacje wejścia/wyjścia z bezpośrednim sterowaniem przez mikroprocesor135
3.5.1.1. Bezwarunkowe operacje wejścia/wyjścia135
3.5.1.2. Operacje wejścia/wyjścia z testowaniem stanu układu wejścia/wyjścia136
3.5.1.3. Operacje wejścia/wyjścia z przerwaniem programu136
3.5.2. Operacje wejścia/wyjścia z pośrednim sterowaniem przez mikroprocesor (DMA)142
3.6. Pamięć wirtualna145
3.6.1. Hierarchia pamięci145
3.6.2. Zasada działania pamięci wirtualnej147
3.7. Koncepcja pamięci podręcznej (cache)150
3.7.1. Architektura systemu z pamięcią cache151
3.7.1.1. Architektura Look-through151
3.7.1.2. Architektura Look-aside152
3.7.2. Elementy systemu pamięci cache153
3.7.3. Sposoby zapewniania zgodności pamięci cache153
3.7.4. Organizacja pamięci cache155
Podsumowanie156
4. Procesory158
Wstęp158
4.1. Parametry wybranych procesorów158
4.2. Procesor 8086/88161
4.2.1. Część wykonawcza163
4.2.2. Blok sterowania magistralami164
4.2.2.1. Układ sterowania magistralami164
4.2.2.2. Układ generacji adresu fizycznego164
4.3. Procesor168
4.2.3. Restart procesora 8086/88168
4.4. Procesory 80386 i 80486172
4.4.1. Procesor Intel 80386172
4.4.1.1. Schemat blokowy172
4.4.1.2. Tryby pracy procesora 80386173
4.4.1.3. Stronicowanie175
4.4.2. Procesor Intel 80486177
4.4.2.1. Schemat blokowy177
4.4.2.2. Pamięć cache179
Wstęp181
4.5. Procesor PentiumTM181
4.4.2.3. Magistrala sterująca181
4.4.2.4. Rejestry dostępne programowo181
4.5.1. Procesor Pentium - rdzeń P5182
4.5.1.1. Podstawowe własności procesora Pentium182
4.5.1.2. Schemat blokowy procesora Pentium184
4.5.1.3. Magistrale zewnętrzne procesora Pentium185
4.5.1.4. Blok sterowania magistralami (BIU)187
4.5.1.5. Część wykonawcza187
4.5.1.6. Pamięć wirtualna w procesorze Pentium190
4.5.1.7. Mechanizmy wspomagania pracy wielozadaniowej i ochrony zasobów193
4.5.1.8. Tryb wirtualny 8086 (V86)194
4.5.1.9. Pamięć cache w procesorze Pentium194
4.5.1.10. Restart procesora Pentium195
4.5.1.11. Praca potokowa197
4.5.1.12. Przewidywanie rozgałęzień199
4.6. Procesory RISC200
4.6.1. Podstawowe przesłanki budowy procesorów RISC200
4.6.2. Podstawowe cechy procesorów RISC201
4.7. Pentium ProTM205
4.7.1. Dynamiczna realizacja instrukcji207
4.8. Pentium MMX209
4.9. Pentium II211
4.9.1. Celeron212
4.9.2. Ścieżki rozwoju Pentium II212
4.10. Pentium III213
4.11. Pentium 4214
4.11.1. Technologia Hyper-Threading218
4.11.2. Intel(R) Extended Memory Technology (Intel(R)EM64T)220
4.11.3. Procesory dwurdzeniowe220
4.11.3.1. Pentium 4 Extreme Edition221
4.11.3.2. Pentium D221
4.11.3.3. IntelCoreTM Duo222
4.12. Procesor Itanium223
4.11.4. Centrino Mobile Technology223
4.13. Przegląd procesorów firmy AMD225
5. Wybrane zagadnienia dotyczące systemu operacyjnego a funkcjonowanie komputera234
6. Płyty główne238
6.1. Koncepcja budowy PC - drugie przybliżenie238
6.2. Standard ISA240
6.2.1. Podsystem ISA241
6.2.1.1. Układ przerwań242
6.2.1.2. Układ DMA245
6.2.1.3. Sterownik klawiatury246
6.2.1.4. Zegar czasu rzeczywistego248
6.2.1.5. Generatory programowalne249
6.2.2. BIOS (Basic Input Output System)250
6.2.2.1. Procedura POST250
6.2.2.2. BIOS Setup251
6.2.2.3. Podstawowe procedury obsługi wejścia/wyjścia253
6.2.2.4. BIOS na kartach253
6.2.3. Przestrzeń adresowa pamięci i układów wejścia/wyjścia254
6.3. Chipsety256
6.4. Standardy magistrali rozszerzającej264
6.4.1. ISA265
6.4.2. EISA265
6.4.3. VESA Local Bus265
6.4.4. PCI266
6.4.4.1. Zasada działania magistrali PCI268
6.4.4.2. Przerwania a magistrala PCI270
6.4.4.3. Wersje elektryczne kart PCI271
6.4.5. Magistrala PCI-X272
6.4.6. Magistrala PCI Express273
6.5. Koncepcja działania urządzeń standardu Plug and Play278
6.5.1. Zasada działania i wymagania standardu Plug and Play278
6.5.2. Standard PnP a rodzaj magistrali rozszerzającej280
6.5.2.1. ISA280
6.5.2.2. PCI281
6.6. Konfigurowanie płyt głównych283
6.7. Formaty płyt głównych283
7. Zasilacze komputerów IBM/PC298
7.1. Zasada działania zasilaczy komputerów IBM/PC298
7.2. Złącza zasilaczy302
7.2.1. Złącze AT (AT PowerConnector)302
7.2.2. Złącze urządzeń peryferyjnych303
7.2.3. Złącze napędu dyskietek303
7.2.4. Złącze ATX (ATX v1.x Power Connector)304
7.2.5. Złącze ATX o podwyższonej mocy (ATX12V v2.x Power Connector)305
7.2.6. Pomocnicze złącze ATX12 (ATX12V v1.x Auxiliary Connector)306
7.2.7. Złącze ATX12 12 V (ATX12V 12V Connector)306
7.2.8. Złącze zasilania Serial ATA (Serial ATA Power Connector)307
Dodatek A. Wybrane pozycje Setup BIOS308
Bibliografia316
Skorowidz318

Urządzeniatechnikikomputerowej.Część1

Tabela2.3.PrzyporządkowaniecyfrdziesiętnychtetradomNKB

Cyfradziesiętna

TetradaNKB

0000

0001

0010

0011

0100

Cyfradziesiętna

TetradaNKB

0101

0110

0111

1000

1001

SłowokodowewkodzieprostymBCDodpowiadającedanejliczbieotrzymu-

jemy,zapisująckażdącyfrętejliczbywpostaciczwórkicyfrbinarnych,zgodnie

ztabelą2.3.

Przykład

ZnaleźćsłowakoduprostegoBCDodpowiadająceliczbom463Di67D.

Rozwiązanie

JeślizapiszemykażdącyfręliczbywpostacitetradyNKB,otrzymamy:

463D=010001100011BCD

67D=01100111BCD

2.1.4.2.KodASCIIijegonastępcy

Innyprzykładstanowikodsłużącydokodowaniatekstówiprzesyłaniaichpo-

międzyurządzeniamicyfrowymi.NosinazwękoduASCII(ang.AmericanStandard

CodeforInformationInterchange).Kodujeopróczznakówalfanumerycznychtak

zwaneznakisterujące,służącedosterowaniatransmisjąipracądrukarkilubdalekopi-

suczyteżruchamikursoranaekranie.Kodtenpodamywpostacitabelizawierającej

kodowaneobiektyiodpowiadająceimsłowakodowe(tabela2.4).Jakwidać,tabela

opróczznakówalfanumerycznychzawieraznakisterujące.Pełnezestawienieznaków

sterującychwrazzichznaczeniemzawieratabela2.5.

Dozakodowanialiteralfabetułacińskiego,cyfrarabskich,znakówprzestanko-

wychipodstawowychznakówarytmetycznychorazpoleceństerującychwystarczy

128pozycji,stądkodASCIIdokodowaniatychobiektówużywał7bitów(2

7=128).

Dlategoteżpoczątkowoósmybitbyłnieużywanylubsłużyłjakobitkontroliparzy-

stości.Później,jakorozwinięciekoduASCII,powstałrozszerzonykodASCII,do

któregodołączonotakzwaneznakisemigraficzne,czyliprosteznakigraficznepo-

zwalającerysowaćramkiiinneobiekty.Wykorzystanodotegoceluósmybit,przy

czymdlaznakówsemigraficznychmiałonwartość1.

Brak wyników

Urządzenia techniki komputerowej, cz. 1

Treść książki

Znajdź bibliotekę blisko siebie, i uzyskaj dostęp do ebooka w systemie IBUK Libra