Podstawy projektowania układów cyfrowych

Cezary Zieliński

Uzyskaj dostęp

Zakup książkę

ISBN/ISSN:

978-83-01-15519-3

DOI:

Wydawnictwo:

Wydawnictwo Naukowe PWN

Rok wydania:

2003

Liczba stron:

445

XML:ISBN/ISSN:

ONIX MARC21

Bibliografia:

Zieliński, Cezary. Podstawy projektowania układów cyfrowych. Red. . Warszawa: Wydawnictwo Naukowe PWN, 2003, 445 s. ISBN 978-83-01-15519-3

Bibliografia refWorks:

RT Book, Whole

SR Electronic(1)

A1 Zieliński, C.

T1 Podstawy projektowania układów cyfrowych

PB Wydawnictwo Naukowe PWN

PP Warszawa

YR 2003

SN 978-83-01-15519-3

Bibliografia BibTex:

@Book{ 2012, author = "Zieliński, Cezary", editor = "", title = "Podstawy projektowania układów cyfrowych", publisher = "Wydawnictwo Naukowe PWN", year = "2003", address = "Warszawa", isbn = "978-83-01-15519-3" }

Bibliografia endNote:

TY - BOOK

AU - Zieliński, Cezary

ED -

TI - Podstawy projektowania układów cyfrowych

PB - Wydawnictwo Naukowe PWN

CY - Warszawa

PY - 2003

SN - 978-83-01-15519-3

ER -

Netografia (standard APA):

Zieliński, Cezary. Podstawy projektowania układów cyfrowych [baza danych online] Warszawa: Wydawnictwo Naukowe PWN, 2003 [dostęp: 25 08 2024]. Dostęp w Ibuk Libra: https://libra.ibuk.pl/reader/podstawy-projektowania-ukladow-cyfrowych-cezary-zielinski-2012.

informatyka, układy cyfrowe, projektowanie, elektryka

Podręcznik dla studentów elektroniki, informatyki, mechatroniki, automatyki i robotyki oraz wydziału elektrycznego politechnik.

Szczegółowe opisy metod i technik projektowania szeroko pojętych układów cyfrowych poprzedzono analizą zadań pr...

Więcej

ISBN/ISSN:

978-83-01-15519-3

DOI:

Wydawnictwo:

Wydawnictwo Naukowe PWN

Rok wydania:

2003

Liczba stron:

445

XML:ISBN/ISSN:

ONIX MARC21

Przedmowa7
Wykaz oznaczeń9
1. Wstęp11
1.1. Układy cyfrowe11
1.2. Krótki esej o projektowaniu11
2. Układy kombinacyjne14
2.1. Podstawy projektowania układów kombinacyjnych14
2.1.1. Opis słowny problemu14
2.1.2. Formalizacja opisu działania układu sterującego18
2.1.3. Podstawowe bramki22
2.1.4. Tworzenie schematu układu23
2.1.5. Algebraiczna minimalizacja wyrażeń logicznych25
2.1.6. Ocena kosztu układu26
2.1.7. Redukcja liczby typów stosowanych bramek27
2.1.8. Bramki NAND i NOR28
2.1.9. Systemy funkcjonalnie pełne30
2.1.10. Specyfikacja funkcji logicznych31
2.1.11. Podstawy mnemotechnicznych sposobów minimalizacji funkcji logicznych34
2.1.12. Kod Graya35
2.1.13. Tablice Karnaugha36
2.1.14. Minimalizacja funkcji logicznych za pomocą tablic Karnaugha38
2.1.15. Wartości nieokreślone43
2.1.16. Alternatywna Postać Normalna45
2.1.17. Faktoryzacja47
2.1.18. Metoda zakazu49
2.1.19. Łączne zastosowanie metody zakazu i faktoryzacji52
2.1.20. Koniunkcyjna Postać Normalna54
2.1.21. Metoda Quine'a i McCluskeya60
2.1.22. Hazard statyczny66
2.1.23. Hazard dynamiczny71
2.1.24. Bramki XOR73
2.2. Złożone układy kombinacyjne74
2.2.1. Układy iteracyjne z jednokierunkowym przepływem informacji między blokami74
2.2.2. Układy iteracyjne z dwukierunkowym przepływem informacji między blokami78
2.2.3. Układy kaskadowe84
2.2.4. Układy kombinacyjne z zastosowaniem multiplekserów84
2.2.5. Układy kombinacyjne z zastosowaniem dekoderów99
2.2.6. Demultipleksery103
2.2.7. Pamięć stała104
2.2.8. Układy na zamówienie - ASIC106
Zadania projektowe115
3. Układy synchroniczne116
3.1. Wprowadzenie116
3.1.1. Sformułowanie problemu116
3.1.2. Stan układu118
3.1.3. Grafy119
3.1.4. Tablica przejęć i wyjęć122
3.1.5. Kodowanie123
3.1.6. Przerzutnik typu D125
3.1.7. Tablice wzbudzeń przerzutników126
3.1.8. Realizacja układu synchronicznego128
3.2. Podstawy teoretyczne131
3.2.1. Struktury automatów synchronicznych131
3.2.2. Automat132
3.2.3. Równoważność stanów automatów zupełnych135
3.2.4. Zgodność stanów automatów niezupełnych147
3.2.5. Formalizacja algorytmów minimalizacji automatów154
3.2.6. Realizacja automatu minimalnego z zastosowaniem przerzutników typu D156
3.2.7. Przerzutnik typu JK159
3.2.8. Realizacja automatu synchronicznego za pomocą przerzutników typu JK161
3.2.9. Czuciowa równoważność automatów Moore'a i Mealy'ego163
3.2.10. Układy bezwejściowe167
Zadania projektowe169
4. Układy asynchroniczne171
4.1. Wprowadzenie171
4.1.1. Sformułowanie problemu171
4.1.2. Graf stanu oraz tablica przejść i wyjść układu173
4.1.3. Zakodowana tablica przejść i wyjść układu175
4.1.4. Realizacja układu175
4.2. Podstawowe definicje176
4.2.1. Automaty Moore'a i Mealy'ego176
4.2.2. Stany stabilne i niestabilne177
4.2.3. Założenia projektowe178
4.3. Podstawy projektowania układów asynchronicznych179
4.3.1. Wykresy czasowe180
4.3.2. Przyporządkowanie stanów180
4.3.3. Pierwotna tablica przejść i wyjść181
4.3.4. Uzupełnianie brakującej informacji183
4.3.5. Minimalizacja liczby stanów185
4.3.6. Nieprawidłowe kodowanie187
4.3.7. Wyścigi188
4.3.8. Przejścia cykliczne191
4.3.9. Zastosowanie hipersześcianów do kodowania stanów192
4.3.10. Zakodowana tablica przejść i wyjść oraz realizacja automatu195
4.4. Alternatywna metoda minimalizacji układów asynchronicznych197
4.4.1. Faza pierwsza - poszukiwanie zbiorów stanów pseudorównoważnych199
4.4.2. Faza druga - poszukiwanie zbiorów stanów pseudozgodnych200
4.4.3. Przykład zastosowania alternatywnej procedury minimalizacji automatów asynchronicznych202
4.5. Wybrane problemy projektowania układów asynchronicznych205
4.5.1. Przyporządkowanie stanów odcinkom wykresów czasowych205
4.5.2. Metoda uzyskania funkcji przejść i wyjść układu209
4.5.3. Statyczny przerzutnik typu RS212
4.5.4. Wykorzystanie statycznych przerzutników typu RS do projektowania automatów asynchronicznych215
4.5.5. Asynchroniczne automaty Mealy'ego217
4.6. Metoda projektowania automatów asynchronicznych z zastosowaniem grafu stanu223
4.6.1. Sformułowanie problemu223
4.6.2. Tworzenie grafu stanu225
4.6.3. Minimalizacja automatu i kodowanie jego stanów229
4.6.4. Realizacja automatu231
Zadania projektowe233
5. Reprezentacja liczb235
5.1. Rys historyczny235
5.2. Pozycyjna reprezentacja liczb naturalnych239
5.3. Pozycyjna reprezentacja dodatnich liczb wymiernych241
5.4. Zamiana podstawy liczby242
5.5. Dodawanie liczb245
5.6. Mnożenie liczb246
5.7. Mnożenie liczb przez ich podstawę248
5.8. Dzielenie liczb przez ich podstawę249
5.9. Reprezentacja liczb ujemnych250
5.9.1. Reprezentacja znak-moduł liczb ujemnych250
5.9.2. Przepełnienie w reprezentacji stałopozycyjnej253
5.9.3. Reprezentacja uzupełnieniowa do podstawy pomniejszonej o jeden254
5.9.4. Reprezentacja uzupełnieniowa do podstawy261
Zadania269
6. Bloki funkcjonalne270
6.1. Wewnętrzna struktura bloków funkcjonalnych270
6.1.1. Sformułowanie problemu270
6.1.2. Fazy projektu272
6.1.3. Projekt części synchronicznej273
6.1.4. Projekt części asynchronicznej (statycznej)276
6.2. Typy wejść bloków funkcjonalnych279
6.1.5. Projekt części kombinacyjnej279
6.1.6. Schemat bloku funkcjonalnego279
6.2.1. Operacje synchroniczne282
6.2.2. Operacje asynchroniczne statyczne283
6.2.3. Operacje asynchroniczne dynamiczne283
6.3. Ogólny przegląd rodzajów bloków funkcjonalnych285
6.3.1. Kombinacyjne bloki funkcjonalne285
6.3.2. Sekwencyjne bloki funkcjonalne291
Zadania projektowe297
7. Cyfrowe systemy sterowania oraz przetwarzania danych298
7.1. Wprowadzenie i sformułowanie problemu298
7.2. System i jego otoczenie299
7.3. Algorytm300
7.3.1. Algorytm komunikacji systemu projektowanego z systemem zewnętrznym302
7.3.2. Algorytm mnożenia304
7.4. Układ operacyjny306
7.5. Ulepszony algorytm mnożenia i wynikający z niego układ operacyjny310
7.6. Struktura systemu cyfrowego316
7.7. Sygnały sterujące układem operacyjnym318
7.8. Sposoby transformacji sieci działań w graf stanu320
7.9. Automat sterujący Moore'a321
7.9.1. Transformacja sieci działań w graf stanu321
7.9.2. Realizacja minimalnego automatu sterującego324
7.9.3. Problemy z automatem Moore'a326
7.10. Automat sterujący Mealy'ego332
7.10.1. Transformacja sieci działań w graf stanu332
7.10.2. Realizacja minimalnego automatu sterującego335
7.10.3. Problemy z automatem Mealy'ego339
7.11. Realizacja układu sterującego za pomocą rozdzielacza sterującego345
7.11.1. Przekształcenie sieci działań w rozdzielacz sterujący346
7.11.2. Rozdzielacz sterujący Moore'a348
7.11.3. Rozdzielacz sterujący Mealy'ego351
7.12. Inicjacja pracy układu sterującego353
7.13. Mikroprogramowane układy sterujące356
7.13.1. Mikroprogramowany automat sterujący Moore'a357
7.13.2. Mikroprogramowany automat sterujący Mealy'ego365
7.13.3. Maszyny mikroprogramowane373
7.14. Szkic jeszcze jednego projektu375
7.14.1. Sformułowanie problemu375
7.14.2. Układ operacyjny oraz sieć działań378
7.14.3. Selektor priorytetowy382
7.14.4. Analiza przepustowości generatora impulsów383
Zadania projektowe384
8. Cyfrowe systemy współbieżne388
8.1. Sformułowanie problemu388
8.2. Sieci Petriego391
8.2.1. Definicja sieci Petriego391
8.2.2. Znakowana sieć Petriego392
8.2.3. Sposób działania znakowanej sieci Petriego393
8.2.4. Jeszcze kilka przydatnych terminów394
8.2.5. Przykład wykorzystania znakowanej sieci Petriego395
8.2.6. Drzewo osiągalności398
8.2.7. Rozszerzona sieć Petriego399
8.3. Sterownik systemu współbieżnego400
8.3.1. Stworzenie sieci Petriego400
8.3.2. Analiza sieci Petriego406
8.3.3. Graf przejęć automatu sterującego408
8.3.4. Automat sterujący410
8.3.5. Rozbudowa przedsiębiorstwa414
Zadanie projektowe417
9. Quo vadis?418
Dodatek A. Algebry Boole'a423
Dodatek B. Automaty a języki425
Zadania projektowe431
Dodatek C. Krótki rys historyczny432
Literatura436
Skorowidz438

C.Zieliński,Podstawyprojektowaniauk

adówcyfrowych,Warszawa2010

ISBN978-83-01-15519-3,©byWNPWN2003

xpxd

xpxs

xsx

2.Układykombinacyjne

Rys.2.10.Zminimalizowanypełnyschematukładusterującegourządzeniemwydającymnapoje

rażenienietylkoprowadzidomniejszejliczbyelementówwukładzie,aprzeztodo

zmniejszeniajegokosztu,alerównieżdozmniejszeniaobszaruzajmowanegoprzez

elementynapłytcedrukowanej,redukcjipoborumocyiwydzielanegociepła.Proce-

duręupraszczaniafunkcjibooleowskichzwykłosięnazywaćichminimalizacją.Efekt

przeprowadzonejminimalizacjimożnapodziwiaćnarys.2.10.

2.1.6.Ocenakosztuukładu

Kosztrealizacjiukładumożebyćokreślanynawieleróżnychsposobów,wzależności

odprzyjętegokryteriumoceny.Najprostszymsposobemokreśleniazłożonościukładu

jestpodanieliczbyitypuużytychbramek.Jednakdladużychukładówtakiezestawie-

niemożebyćtrudnedo„strawienia”.Dlategozazwyczajkorzystasięzewskaźników

syntetycznych.Wtymprzypadkudośćdobrymwskaźnikiem,oceniającymzłożoność,

jestsumarycznaliczbaużytychbramek,liczbaichtypóworazsumarycznaliczbawejść

dowszystkichbramek.Imwięcejużytobramek,tymwięcejpotrzebabędzieukładów

scalonych.Liczbatypówbramekdodatkowozwiększaliczbęukładówscalonych,po-

nieważjednefunktoryniemogąbyćwprostysposóbzastąpioneprzezinne.Jeżeli

więcwjakimśukładziescalonympozostanąniewykorzystanebramki,tozazwyczaj

niemożnaichużyćdowytworzeniabramekinnegotypu.Sumarycznaliczbawejśćdo

wszystkichbramekdajenampojęcieowielkościposzczególnychbramekorazoliczbie

połączeń,któretrzebabędziewykonaćnapłytcedrukowanej.Bramkiowiększejliczbie

wejśćsądroższe,przezto,żemieścisięichmniejwstandardowymopakowaniuukładu

scalonego.Bardzodobrymwskaźnikiemkosztuukładujestliczbazastosowanychukła-

dówscalonych.Jednak,abyztegowskaźnikamócskorzystać,należyzaznajomićsię

zkatalogiemelementówlogicznychidowiedziećsię,ilebramekdanegotypuzawiera

jedenukładscalony.Dotegotematuwrócimydalej,atymczasemograniczymysiędo

prostszychwskaźników.Ocenękosztudwuwersji(niezminimalizowanejizminimali-

zowanej)układusterującegourządzeniemwydającymnapojeprzedstawionowtabli-

cy2.3.Zgodniezoczekiwaniamikosztukładuzminimalizowanegojestmniejszyod

Brak wyników

Podstawy projektowania układów cyfrowych

Treść książki

Znajdź bibliotekę blisko siebie, i uzyskaj dostęp do ebooka w systemie IBUK Libra