Treść książki
Przejdź do opcji czytnikaPrzejdź do nawigacjiPrzejdź do informacjiPrzejdź do stopki
16
2.Wytwarzanieukładówscalonych–odpomysłudotestów–kurswpigułce
symulacjiwprzeznaczonymdotegoceluprogramienp.SPICElubinnymiewentualnie
dokonaniekoniecznychpoprawek,jeślitakiebędąpotrzebne.
Poupewnieniusięcodopoprawnościdziałaniazaprojektowanegoschematumożna
przejśćdonastępnegokroku,którymjestprojekttopografii.Tenprojektnależytakże
sprawdzićiewentualnieskorygować.Toważne,bowiemtopografiawykorzystywana
jestbezpośredniodogenerowaniamasekprodukcyjnychużywanychpodczasfabrykacji.
Aściślej-dookreślanialokalizacjiposzczególnychkomponentówizajmowanychprzez
nieobszarów,np.drenów,źródełtranzystorówitp.Stosujesiękilkarodzajówweryfi-
kacji.Imbardziejwnikliwaweryfikacja,tymprawdopodobieństwosukcesufabrykacji
poprawnegoscalakajestwiększe.Weryfikacjapolegamiędzyinnymina:sprawdzeniu
regułgeometrycznychDRC(ang.DesignRuleCheck),sprawdzeniuregułelektrycz-
nychERC(ang.ElectricalRuleCheck),czyporównaniuschematuztopografiąLVS
(ang.LayoutVersusSchematic).Nienależytakżezapominaćoprzeprowadzeniukolej-
nejseriisymulacji,uwzględniającychtymrazemjużgotowekształtyposzczególnych
elementów,udziałelementówpasożytniczychorazwpływrozrzutuparametrówtech-
nologicznych.Jeżeliwynikitychweryfikacjipotwierdzają,iżspełnionesąwszystkie
wymaganiaizałożenia,tomożnaprzejśćdonajbardziejkosztownegoetapu,czylido
samejprodukcji,poktórejprzeprowadzasiętestygotowejstruktury.
Należypamiętać,iżnegatywnywynikktórejkolwiekweryfikacjiwymagawprowa-
dzeniakorekty,czyliponownegowykonaniajednegolubwiększejliczbyetapówcyklu
projektowaniaprzedstawionegonarys.2.1.
2.1.
Pomysł
Jakzaznaczononawstępietegorozdziału,zajmiemysiępodstawowymelementem
logicznym-inwerterem,któryjestzarazemnajprostsządowykonaniabramkąwtechno-
logiiCMOS.Dziękiprostejbudowiemamydoczynieniazbardzopraktycznymprzykła-
demprojektowym,którypozwalanapoznaniestruktury,zasadydziałaniaorazzjawisk
występującychwukładachCMOS.
Rys.2.2.Warunkiczasowejakiemusispełnićprojektowanyinwerter
Takwięcnaszympomysłemjestzbudowanieukładuelektronicznegowykonującego
negacjęlogiczną.Dodatkowymiwymaganiaminiechbędą:jaknajmniejszewymiary
tranzystoróworazokreślonymaksymalnyczast
max,zdefiniowanyjakonarastaniet
rlub
opadaniet
fnapięciawyjściowegoukładuwprzedziale[0,1;0,9]wartościmaksymal-
